TSMC, '2nm공정의 전력소비는 30%감소, 25년 양산'

TSMC는 금일 재무보고에서 3분기 실적을 발표함과 동시에 최근 공정 개발 상황도 공개하였습니다. 만족스럽게 진행되고 있다고 하며 2025년 양산 시작입니다. TSMC는 지난 6월 2nm 공정을 공식 발표하고 몇 가지 기술적인 세부 사항을 공개했는데, 3nm 공정에 비해 2nm 공정은 동일한 전력 소비에서 10~15% 더 빠르며 동일한 클럭에서 전력 소비는 25~30% 감소합니다. 그러나 트랜지스터 밀도 면에서 2nm 공정의 개선은 그리 만족스럽지 못하며, 3nm에 비해 10% 증가에 그쳤는데, 이는 이전의 트랜지스터 밀도 70% 이상 증가에 비해 훨씬 낮은 수치입니다. 이러한 것은 TSMC가 2nm 공정에서 FinFET을 처음 포기한 것으로, 트랜지스터는 GAA 트랜지스터를 사용하기 때문에 1세대 공정을 보수적으로 잡은 것입니다.